TP Modul 1

Menuju Akhir

TUGAS PENDAHULUAN

PERCOBAAN 1 KONDISI 7

1.    Kondisi (Daftar Isi)

    Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang NAND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 4 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 4 saklar SPDT

2.    Gambar Rangkaian Rangkaian (Daftar Isi)


3.    Video Simulasi (Daftar Isi)

4.    Prinsip Kerja Rangkaian (Daftar Isi)

Terlihat pada rangkaian terdapat 4 saklar SPDT yang terhubung ke gerbang NAND, gerbang OR, gerbang XOR, dan Gerbang XNOR.

Pada saklar 1, 2, 3 dan 4 logikanya bernilai 1 dikarenakan saat ini saklar 1, 2, 3, dan 4 terhubung dengan arus Vcc. Tetapi, jika saklar dihubungkan ke ground maka saklar SPDT akan berlogika 0.

Diatur semua berlogika 1 dan dialirkan ke input NAND akan didapati outputnya berlogika 0 dikarenakan pada prinsipnya semua input NAND akan dikalikan lalu outputnya akan dibalikkan. Jika terdapat dua input dan salah satu input berlogika 0 maka outpunya akan berlogika 1.

Lalu, output dari NAND yang berlogika 0 menuju input gerbang OR maka keluaran outpunya akan berlogika 0, dikarenakan prinsipnya gerbang OR akan menjumlahkan semua inputnya (Y=A+B). Jika terdapat dua input dan salah inputnya = 1, maka outpunya akan berlogika 1.

Lalu, output dari OR yang bernilai 0 menuju input gerbang XOR maka output yang didapat adalah sama dengan 0, dikarenakan XOR ini akan menjumlahkan semua inputnya dengan system genap/ganjil (ganjil = 1, genap = 0) jika inputnya lebih dari dua. Jika inpunya dua dan kedua input tersebut bernilai sama maka outpunya akan 0.

Lalu, output dari XOR yang berlogika 0 mengalir menuju input XNOR akan menghasilkan output bernilai 1, dikarenakan pada prinsipnya XNOR akan menjumlahkan semua inputnya serta dengan system genap/ganjil dan outnya akan dibalikkan yang mana jika hasil jumlah inputnya bernilai ganjil maka maka outpunya berlogika 0. Tetapi jika inputnya hanya dua, maka jika kedua inputnya bernilai sama output keluarannya akan berlogika 1.

Sehingga, pada rangkaian ini outpunya berlogika 1.


5.    Link Download (Daftar Isi)

Menuju Awal

0 komentar:

Posting Komentar