1.
Kondisi(DAFTAR ISI)
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunkan D flip flop dan output seven segment.
2.
Gambar Rangkaian(DAFTAR ISI)
.png)
.png)
3.
Video Rangkaian(DAFTAR ISI)
4.
Prinsip Kerja(DAFTAR ISI)
Pada rangkaian terdapat
empat buah D flip flip yang saling terhubung secara seri, satu buah decoder,
satu buah seven segment untuk menampilkan angka keluaran dari counter. Pada kaki
SET dan RESET terhubung masing-masing sebuah SW-SPDT.
Rangkaian yang
digunakan merupakan rangkaian Asynchronus Counter dikarenakan semua flip
flop terhubung secara seri dan hanya flip flop pertama yang mendapat tegangan
awal dari CLOCK dan flip flop setelahnya akan mendapatkan input dari output
flip flop sebelumnya.
Arus berlogika 1 pada
saklar dihubungkan masing-masing ke input Set dan Reset. Input D dihungkan ke
keluaran Q’ dan dari ouput Q’ dihubungkan ke CLOCK flip flop setelahnya. Alur serupa
juga terjadi pada flip ketiga dan keempat.
Sehingga, jika
dijalankan rangkaian ini akan menghitung dari 0-15 terdiri dari 0001, 0010,
0011, 0100, 0101, 0110, 0111, 1000, 1100, 1010, 1011, 1100, 1101, 1110, 1111.
0 komentar:
Posting Komentar