Percobaan 2
1. Jurnal (DAFTAR ISI)
2. Alat dan Bahan (DAFTAR ISI)
a. Module D’Lorenzo
b. Jumper
3. Rangkaian Simulasi (DAFTAR ISI)
4. Prinsip Kerja Rangkaian (DAFTAR ISI)
Pada percobaan 2 ini menggunakan Module D’Lorenzo
panel DL 2203S. Pada rangkaian menggunakan dua IC yang berbeda yaitu, 74LS90
dan 7493 yang inputnya terhubung ke saklar dan ouputnya ke LED pada module.
Pada 74LS90, B0-B3 terhubung berurutan ke CLR1, CLR2
(Reset), PRE1, PRE2 (Set) dan pada output H0-H3 terhubung berurutan ke QA-QD.
CLK1 terhubung ke clock dan CLK2 terhubung ke keluaran QA. Pada reset dan set
terdapat gerbang NAND yang berarti untuk mengaktifkan IC, saklar harus diatur
berlogika 0. Ketika B0-B3 diatur sesuai jurnal, B0=0, B1=0, B2=0, B3=1 maka
counter akan menghitung berurutan 0-9 atau Counter Up.
Pada 7493, B4 terhubung ke CLR1 dan B5 terhubung ke
CLR2. Output QA-QD terhubung berurutan ke H4-H7. CLK1 dihubungkan ke clock dan
CLK2 dihubungkan keluaran QA. Pada IC terdapat gebang logika NAND yang berarti
untuk mengaktifkan IC, saklar harus ada yang diatur berlogika 0. Ketika B4=1
dan B5=0 maka counter akan menghitung berurutan 0-15 atau Counter Up.
5. Video Rangkaian (DAFTAR ISI)
6. Analisa (DAFTAR ISI)
1) Analisa output percobaan berdasarkan IC yang
digunakan?
Pada percobaan 2 menggunakan dua buah IC yaitu 74LS90
dan 7493. Pada 74LS90, pin R0(1) dan R0(2) yaitu Reset dan R9(1) R9(2)
merupakan Set. 74LS90 memiliki input clock CKA dan CKB. Output pada 74LS90 akan
menghitung dari 0-9 atau Asynchronus Up Counter, tapi tidak berurutan. Agar ouput
74LS90 menghitung berurutan dari 0-9 dengan memindahkan/menghubungkan input CKB
ke output Q0. Pada 7493, memiliki input clock CKA dan CKB serta R0(1) R0(2)
sebagai reset. Output pada 7493 akan menghitung dari 0-15 atau Asynchronus Up
Counter, namun tidak berurutan. Agar ouput 7493 menghitung berurutan dari 0-15
dengan memindahkan/menghubungkan input CKB ke output Q0.
2) Analisa hasil kondisi 3 pada percobaan 2b?
Setelah dilakukan percobaan pada kondisi 3 diman B0
berlogika 0 dihubungkan R0(1), B1=0 dihubungkan ke R0(2), B2=0 dihubungkan ke
R9(1), B3=1 dihubungkan ke R9(2) akan mengaktifkan 74LS90 dan menghitung dari
0-9. Hal ini dikarenakan pada inputan 74LS90 terdapat gerbang logika NAND
sehingga akan aktif saat R0(1) R0(2) berlogika 0 dan R9(1) R9(2) juga berlogika
0 salah satunya ataupun keduanya. B4=1 dihubungkan ke R0(1) 7493 dan B5=0 dihubungkan
ke R0(2) 7493. Sehingga pada 7493 terdapat gerbang logika NAND. Jadi Ketika B4=1
dan B5=0 maka input 7493 akan berlogika 0 atau ACTIVE LOW.
3) Apa pengaruh Clock A dan Clock B pada IC yang digunakan?
Pada IC, CLA terhubung ke output Q0 dan CLB untuk
output Q1, Q2, dan Q3. Sehingga pada IC akan menghitung counter up namun tidak
berurutan dikarenakan CLA terlalu cepat. Jadi, agar berurutan CLB harus
dihubungkan ke output Q0 sehingga akan bergiliran dan outputnya akan menghitung
counter up secara berurutan.
7. Link Download (DAFTAR ISI)
0 komentar:
Posting Komentar